飞利浦－大唐笔试
出自求职百科
点击排行
- Index - (301309)
- 华为 - (101561)
- 宝洁 - (96175)
- IBM - (79094)
- 普华永道 - (77269)
- 毕马威 - (64783)
- 中国银行 - (62306)
- SAP - (60853)
- 富士康 - (57159)
- 招商银行 - (49833)
最近更新
1、用逻辑们和cmos电路实现ab+cd
2、用一个二选一mux和一个inv实现异或
3、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串
